Senior Design Verification Engineer - Semiconductor & IP Verification Specialist

UST Global · 📍 Badung, Bali · Diposting 2026-10-09
FULL_TIME⭐ TERVERIFIKASI
IDR 40000000 - 60000000

UST Global, perusahaan terkemuka di bidang teknologi informasi dan komunikasi, sedang mencari talenta berkualitas untuk bergabung dengan tim kami sebagai Senior Design Verification Engineer. Peran ini terletak di Badung, Bali, dengan rentang gaji yang menarik mulai dari IDR 40.000.000 hingga IDR 60.000.000 per bulan.

Kami mencari profesional yang memiliki pengalaman dalam verifikasi desain untuk chipset dan IP (Intellectual Property), serta memiliki pemahaman mendalam tentang teknologi semiconductor. Jika Anda memiliki keterampilan dan dedikasi yang tinggi, ini adalah kesempatan yang tepat untuk Anda berkontribusi pada proyek-proyek inovatif kami.

Bergabunglah dengan kami dan tingkatkan karir Anda dalam lingkungan kerja yang mendukung dan berorientasi pada pencapaian.

📋 Tanggung Jawab Pekerjaan

Tanggung Jawab:

  • Melakukan verifikasi desain untuk chipset dan IP dengan fokus pada kualitas dan keandalan.
  • Mengembangkan dan mengimplementasikan strategi verifikasi yang efektif untuk memastikan keberhasilan proyek.
  • Mengidentifikasi dan memecahkan masalah kompleks dalam desain dan verifikasi.
  • Mengkoordinasikan dengan tim desain untuk memastikan verifikasi berjalan lancar.
  • Membuat dan memelihara dokumentasi verifikasi yang komprehensif.
  • Mengikuti tren dan perkembangan terbaru dalam teknologi semiconductor dan verifikasi desain.
  • Mentor dan melatih engineer junior dalam tim.
  • Berpartisipasi dalam penilaian dan pengembangan kinerja tim.

    • 🎓 Kualifikasi & Syarat

    Kualifikasi:

  • Sarjana atau Magister dalam Teknik Elektro, Teknik Komputer, atau bidang terkait.
  • Pengalaman minimal 5 tahun dalam verifikasi desain untuk chipset dan IP.
  • Pemahaman mendalam tentang teknologi semiconductor dan aliran desain chip.
  • Kemampuan dalam menggunakan alat verifikasi desain seperti Synopsys VCS, Cadence Incisive, atau alat serupa.
  • Pengalaman dalam pengembangan dan penggunaan skrip verifikasi (misalnya, SystemVerilog, UVM).
  • Kemampuan komunikasi yang baik dan kemampuan kerja tim yang kuat.
  • Pengalaman dalam lingkungan kerja internasional adalah nilai tambah.
  • Bahasa Inggris yang baik (lisan dan tulisan).

    • 🛠️ Keahlian

    SystemVerilogUVMSynopsys VCSCadence IncisiveTeknologi SemiconductorVerifikasi DesainKomunikasiKerja Tim
    Siap Melamar?
    Kirim lamaran sekarang sebelum batas waktu.🚀 Lamar Sekarang

    Lowongan Terkait